AMD推出16nm FPGA 应对成本敏感和开发流程挑战

近日，AMD推出成本优化型 FPGA产品Spartan UltraScale+系列。该系列基于16nm FinFET工艺，主打更高的I/O数量、更低的功耗和强化的安全功能，并配套了从仿真到验证环节的设计工具，以满足下一代边缘端 I/O 密集型产品的应用需求。

AMD自适应和嵌入式计算事业部成本优化型芯片营销高级经理Rob Bauer向记者表示，当前成本优化型FPGA的市场需求受到三个因素驱动。一是边缘连接设备与传感器数量的快速增长。数据显示，2022至2028年，物联网设备数量将增长2.3倍。这一趋势将拉动高I/O数量半导体器件和边缘端安全解决方案的市场需求。二是全球芯片设计工程师存在人才缺口，而FPGA的可编程特性决定了该类芯片能够在复杂系统的开发和验证中发挥作用，帮助企业通过开发效率的提升弥补人才数量的不足。三是工业市场产品的生命周期普遍在15年以上，该领域的芯片或系统设计企业在投产之前往往需要数年的系统研发周期，成本型FPGA有利于提升下游企业的投资回报率，因此在工业领域有着一定的应用潜力。

记者了解到，Spartan FPGA 产品线由赛灵思（被AMD收购）于1997年首次推出，以满足1万到10万门数FPGA的应用需求。该系列一直主打成本优化、低功耗和更小巧的封装，并以嵌入式电子产品、物联网和消费类设备作为目标市场。

本次推出的UltraScale+系列较上一代产品，将逻辑单元提升至21.8万个、I/O逻辑单元比降至2、总片内存提升至26.79MB，制程从28nm演进为16nm。以上指标的改善，使该产品在连接性和能效上有所提升。由于降低了30%的总功耗、60%的接口连接功耗，并缩小了封装尺寸，该产品具备更好的成本优势。

此外，面向FPGA开发流程碎片化、工具分散所导致的培训成本高、上市周期长的痛点，AMD提供了VIVADO工具套件，以一套工具覆盖从仿真、综合、布局布线、优化、调试的设计流程。

AMD自适应和嵌入式计算事业部FPGA成本优化型产品组合产品线经理Romisaa Samhoud向记者表示，FPGA设计为软件行业带来了一些挑战，尤其是客户学习曲线的问题。由于FPGA开发涉及多样化的供应商和不同的工具，客户往往需要学习所有第三方工具，并掌握多个FPGA供应商的资料。所以AMD希望提供统一的一套工具，使客户仅需要一次学习，就能够多次在不同的产品设计中运用。

当前国内外都在提供成本优化的FPGA产品，被问及AMD在该领域市场如何保持优势时，Rob Bauer提到了三个要素。一是统一、集成的开发工具，使工程人员高效完成设计流程并推动产品投产。二是质量和可靠性的保障，AMD在数十亿器件发货量的基础上，持续进行产品的品质评估和优化。三是保持稳定的供应，尤其在工业、医疗设备、专业音像系统等目标市场，产品的使用周期非常重要。

AMD SpartanUltraScale+ FPGA系列样片和评估套件预计于 2025 年上半年问世。

注：本文章转自电子信息产业网，转载目的在于传递更多信息，并不代表本网对其真实性负责。如涉及作品内容、版权和其它问题，请在30日内与本网联系，我们将在第一时间删除内容。